

主要性能

- 完整的单芯片旋变数字转换器
- 最大跟踪速率：3125 rps(10 位分辨率)
- 精度：±2.5 弧分
- 分辨率：10/12/14/16 位，由用户设置
- 并行和串行 10 位至 16 位数据端口
- 绝对位置与速度输出
- 系统故障检测
- 可编程故障检测阈值
- 差分输入
- 增量式编码器仿真
- 内置可编程正弦波振荡器

- 兼容 DSP 和 SPI 接口标准
- 电源电压 5 V，逻辑接口电压 2.3 V 至 5 V
- 额定温度范围：-40 ℃ 至 +125 ℃

应用场合

- 直流和交流伺服电机控制
- 编码器仿真
- 电动助力转向
- 电动汽车
- 集成的启动发电机/交流发电机
- 汽车运动检测与控制




图 1 芯片模块示意图

产品概况

SC2161 是一款 10 位至 16 位分辨率旋变数字转换器，集成片上可编程正弦波振荡器，为旋变器提供正弦波激励。

转换器的正弦和余弦输入端允许输入 $3.15 V_{p-p} \pm 27\%$ 、频率为 2 kHz 至 20 kHz 范围内的信号。Type II 伺服环路用于跟踪输入信号，并将正弦和余弦输入端的信息转换为输入角度和速度所对应的数字量。最大跟踪速率为 3125 rps。

产品特点

1. 比率跟踪转换 Type II 跟踪环路能够连续输出位置数据，且没有转换延迟。它还可以抑制噪声，并提供参考和输入信号的谐波失真容限。
2. 系统故障检测。故障检测电路可以检测旋变的信号丢失、超范围输入信号、输入信号失配或位置跟踪丢失。各故障检测阈值可以由用户单独编程，以便针对特定应用进行优化。
3. 输入信号范围。正弦和余弦输入端支持 $3.15 V_{p-p} \pm 27\%$ 的差分输入电压。
4. 可编程激励频率。可以轻松地将激励频率设置为 2 kHz 至 20 kHz 范围内的多个标准频率。
5. 3 种格式位置数据。通过 16 位并行端口或 4 线串行接口可以访问 10 位至 16 位绝对角位置数据。增量式编码器仿真采用标准 A-quad-B 格式，并提供方向输出。
6. 数字速度输出。通过 16 位并行端口或 4 线串行接口可以访问 10 位至 16 位带符号的数字量速度。

技术规格

除非另有说明， $AVDD = DVDD = 5.0\text{ V} \pm 5\%$ ， $CLKIN = 8.192\text{ MHz} \pm 25\%$ ， \overline{EXC} 频率 = 10 kHz 至 20 kHz(10 位)、6 kHz 至 20 kHz(12 位)、3 kHz 至 12 kHz(14 位)、2 kHz 至 10 kHz(16 位)； $T_A = T_{MIN}$ 至 T_{MAX}^1 。

表 1

参数	最小值	典型值	最大值	单位	备注
正弦、余弦输入 ²					
电压幅度	2.3	3.15	4.0	V_{p-p}	正弦波形，差分 SIN 至 SINLO，COS 至 COSLO $V_{IN} = 4.0 V_{p-p}$ ， $CLKIN = 8.192\text{ MHz}$ $V_{IN} = 4.0 V_{p-p}$ ， $CLKIN = 8.192\text{ MHz}$ 正弦/余弦与 EXC 输出的关系，控制寄存器 D3 = 0 10 Hz 至 1 MHz，控制寄存器 D4 = 0
输入偏置电流			20	μA	
输入阻抗	200			$k\Omega$	
锁相范围	-44		+44	度	
共模抑制		± 20		弧秒/V	
角度精度 ³					
角度精度		$\pm 2.5+1\text{ LSB}$	$\pm 5+1\text{ LSB}$	弧分	
分辨率		10,12,14,16		位	
积分非线性 (INL)				LSB	
10 位			± 1	LSB	
12 位			± 2	LSB	
14 位			± 4	LSB	
16 位			± 16	LSB	
微分非线性 (DNL)			± 0.9	LSB	
可重复性		± 1		LSB	
速度输出					
速度精度 ⁴					
10 位			± 2	LSB	
12 位			± 2	LSB	
14 位			± 4	LSB	
16 位			± 16	LSB	
分辨率 ⁵		9,11,13,15		位	
动态性能					
带宽					CLKIN = 8.192 MHz
10 位	2000		6500	Hz	
	2900		5300	Hz	
12 位	900		2800	Hz	
	1200		2200	Hz	
14 位	400		1500	Hz	
	600		1200	Hz	
16 位	100		350	Hz	
	125		275	Hz	
跟踪速率					CLKIN = 10.24 MHz CLKIN = 8.192 MHz CLKIN = 10.24 MHz CLKIN = 8.192 MHz CLKIN = 10.24 MHz CLKIN = 8.192 MHz CLKIN = 10.24 MHz CLKIN = 8.192 MHz
10 位			3125	rps	
			2500	rps	
12 位			1250	rps	
			1000	rps	
14 位			625	rps	
			500	rps	
16 位			156.25	rps	
			125	rps	
加速度误差					50,000 rps ² ，CLKIN = 8.192 MHz
10 位		30		弧分	

12 位	30			弧分	10,000 rps ² , CLKIN = 8.192 MHz
14 位	30			弧分	2500 rps ² , CLKIN = 8.192 MHz
16 位	30			弧分	125 rps ² , CLKIN = 8.192 MHz
建立时间 10 阶跃输入					
10 位	0.6	0.9		ms	建立至 ±2 LSB, CLKIN = 8.192 MHz
12 位	2.2	3.1		ms	建立至 ±2 LSB, CLKIN = 8.192 MHz
14 位	6.5	9.0		ms	建立至 ±2 LSB, CLKIN = 8.192 MHz
16 位	27.5	40		ms	建立至 ±2 LSB, CLKIN = 8.192 MHz
建立时间 179 阶跃输入					
10 位	1.5	2.2		ms	建立至 ±2 LSB, CLKIN = 8.192 MHz
12 位	4.75	6.0		ms	建立至 ±2 LSB, CLKIN = 8.192 MHz
14 位	10.5	14.7		ms	建立至 ±2 LSB, CLKIN = 8.192 MHz
16 位	45	66		ms	建立至 ±2 LSB, CLKIN = 8.192 MHz
EXC/ $\overline{\text{EXC}}$ 输出 电压	3.2	3.6	4.0	V _{p-p}	负载 ±100 μA, 典型差分输出 (EXC 至 $\overline{\text{EXC}}$) = 7.2V _{p-p}
中心电压	2.40	2.47	2.53	V	
频率	2		20	kHz	
EXC/ $\overline{\text{EXC}}$ 直流失配			30	mV	
EXC/ $\overline{\text{EXC}}$ 交流失配			100	mV	
总谐波失真 (THD)		-58		dB	前 5 个谐波
基准电压源					
REFOUT	2.40	2.47	2.53	V	±I _{OUT} = 100 μA
温漂		100		ppm/°C	
PSRR		-60		dB	
CLKIN, XTALOUT ⁶					
输入低电压 V _{IL}			0.8	V	
输入高电压 V _{IH}	2.0			V	
逻辑输入					
输入低电压 V _{IL}			0.8	V	V _{DRIVE} = 2.7 V 至 5.25 V
			0.7	V	V _{DRIVE} = 2.3 V 至 2.7 V
输入高电压 V _{IH}	2.0			V	V _{DRIVE} = 2.7 V 至 5.25 V
	1.7			V	V _{DRIVE} = 2.3 V 至 2.7 V
低电平输入电流 I _{IL} (无上拉)			10	μA	RES0、RES1、 $\overline{\text{RD}}$ 、 $\overline{\text{WR/FSYNC}}$ 、 A0、A1 和 $\overline{\text{RESET}}$ 引脚
低电平输入电流 I _{IL} (上拉)			80	μA	
高电平输入电流 I _{IH}	-10			μA	
逻辑输出					
输出低电压 V _{OL}			0.4	V	V _{DRIVE} = 2.3 V 至 5.25 V
输出高电压 V _{OH}	2.4			V	V _{DRIVE} = 2.7 V 至 5.25 V
	2.0			V	V _{DRIVE} = 2.3 V 至 2.7 V
高电平三态漏电流 I _{OZH}	-10			μA	
低电平三态漏电流 I _{OZL}			10	μA	
电源要求					
AV _{DD}	4.75		5.25	V	
DV _{DD}	4.75		5.25	V	
V _{DRIVE}	2.3		5.25	V	
电源					
I _{AVDD}			12	mA	
I _{DVDD}			15	mA	
I _{OVDD}			0.5	mA	

¹ 温度范围如下: -40 °C 至 +125 °C

² 相对于 AGND 的 SIN、SINLO、COS 和 COSLO 电压必须始终在 0.15 V 至 AV_{DD} - 0.2 V 范围内。

³ 角度精度参数内的所有技术规格均是在恒定速度, 即零加速度下进行测试。

⁴ 速度精度规格包括速度失调和动态纹波。

⁵例如，当 RES0=0 且 RES1=1 时，位置输出的分辨率为 12 位。速度输出的分辨率为 11 位，MSB 表示旋转方向。本例中，对于 8.192 MHz 的 CLKIN 频率，速度 LSB 为 0.488 rps，即 $1000 \text{ rps}/(2^{11})$ 。

⁶SC2161 的时钟频率可以利用晶振提供，或者直接来自 DSP/微控制器数字输出。当使用直接来自 DSP/微控制器的单端时钟信号时，XTALOUT 引脚应保持开路，逻辑电平采用表 1 逻辑输入参数下所列的值。

时序规格

除非另有说明， $AV_{DD}=DV_{DD}=5V \pm 5\%$ ， $T_A = T_{MIN}$ 至 T_{MAX} ¹

表 2 时序规格参数

参数	说明	在 TMIN,TMAX 的限值	单位
f _{CLKIN}	时钟输入频率	6.144 10.24	MHz(最小值) MHz(最大值)
t _{CK}	时钟周期	98 163	ns(最小值) ns(最大值)
t ₁	$\overline{RD}/\overline{CS}$ 低电平之前的 A0 和 A1 建立时间	2	ns(最小值)
t ₂	\overline{CS} 下降沿至 $\overline{WR}/\overline{FSYNC}$ 上升沿的延迟时间	22	ns(最小值)
t ₃	写入周期中的地址/数据建立时间	3	ns(最小值)
t ₄	写入周期中的地址/数据保持时间	2	ns(最小值)
t ₅	$\overline{WR}/\overline{FSYNC}$ 上升沿至 \overline{CS} 上升沿的延迟时间	2	ns(最小值)
t ₆	\overline{CS} 上升沿至 \overline{CS} 下降沿的延迟时间	10	ns(最小值)
t ₇	写入地址与写入数据之间的延迟时间	$2 \times t_{CK} + 20$	ns(最小值)
t ₈	$\overline{WR}/\overline{FSYNC}$ 上升沿之后的 A0 与 A1 保持时间	2	ns(最小值)
t ₉	连续写入周期之间的延迟时间	$6 \times t_{CK} + 20$	ns(最小值)
t ₁₀	$\overline{WR}/\overline{FSYNC}$ 上升沿与 \overline{RD} 下降沿之间的延迟时间	2	ns(最小值)
t ₁₁	\overline{CS} 下降沿至 \overline{RD} 下降沿的延迟时间	2	ns(最小值)
t ₁₂	配置模式下 \overline{RD} 低电平至数据有效的使能延迟时间 $V_{DRIVE}=4.5V-5.25V$ $V_{DRIVE}=2.7V-3.6V$ $V_{DRIVE}=2.3V-2.7V$	37 25 30	ns(最小值) ns(最小值) ns(最小值)
t ₁₃	\overline{RD} 上升沿到 \overline{CS} 上升沿	2	ns(最小值)
t _{14A}	\overline{RD} 高电平至数据高阻态的禁用延迟时间	16	ns(最小值)
t _{14B}	\overline{CS} 高电平至数据高阻态的禁用延迟时间	16	ns(最小值)
t ₁₅	\overline{RD} 上升沿与 $\overline{WR}/\overline{FSYNC}$ 下降沿之间的延迟时间	2	ns(最小值)
t ₁₆	SAMPLE脉冲宽度	$2 \times t_{CK} + 20$	ns(最小值)
t ₁₇	$\overline{RD}/\overline{CS}$ 变为低电平之前的SAMPLE延迟时间	$6 \times t_{CK} + 20$	ns(最小值)
t ₁₈	\overline{RD} 低电平之前的 \overline{RD} 保持时间	2	ns(最小值)
t ₁₉	$\overline{RD}/\overline{CS}$ 低电平至数据有效位的使能延迟时间 $V_{DRIVE}=4.5V-5.25V$ $V_{DRIVE}=2.7V-3.6V$ $V_{DRIVE}=2.3V-2.7V$	17 21 33	ns(最小值) ns(最小值) ns(最小值)
t ₂₀	\overline{RD} 脉冲宽度	6	ns(最小值)
t ₂₁	$\overline{RD}/\overline{CS}$ 低电平时 A0 和 A1 建立时间及数据有效时间 $V_{DRIVE}=4.5V-5.25V$ $V_{DRIVE}=2.7V-3.6V$ $V_{DRIVE}=2.3V-2.7V$	36 37 29	ns(最小值) ns(最小值) ns(最小值)
t ₂₂	$\overline{WR}/\overline{FSYNC}$ 下降至 SCLK 上升沿的延迟时间	3	ns(最小值)
t ₂₃	$\overline{WR}/\overline{FSYNC}$ 下降至 SDO 解除高阻态的延迟时间 $V_{DRIVE}=4.5V-5.25V$ $V_{DRIVE}=2.7V-3.6V$ $V_{DRIVE}=2.3V-2.7V$	16 26 29	ns(最小值) ns(最小值) ns(最小值)
t ₂₄	SCLK 上升沿至 DBx 有效的延迟 $V_{DRIVE}=4.5V-5.25V$ $V_{DRIVE}=2.7V-3.6V$ $V_{DRIVE}=2.3V-2.7V$	24 18 32	ns(最小值) ns(最小值) ns(最小值)
t ₂₅	SCLK 高电平时间	$0.4 \times t_{SCLK}$	ns(最小值)

t ₂₆	SCLK 低电平时间	0.4 × t _{SCLK}	ns(最小值)
t ₂₇	SCLK 下降沿之前的 SDI 建立时间	3	ns(最小值)
t ₂₈	SCLK 下降沿之后的 SDI 保持时间	2	ns(最小值)
t ₂₉	WR/FSYNC 上升沿至 SDO 高阻态的延迟时间	15	ns(最小值)
t ₃₀	WR/FSYNC 下降沿之前的 SAMPLE 延迟时间	6 × t _{CK} + 20ns	ns(最小值)
t ₃₁	普通模式下 CS 下降沿至 WR/FSYNC 下降沿的延迟时间	2	ns(最小值)
t ₃₂	WR/FSYNC 下降沿之前的 A0 和 A1 建立时间	2	ns(最小值)
t ₃₃	WR/FSYNC 下降沿之前的 A0 和 A1 保持时间 ²		
	普通模式下, A0=0, A1=0/1	24 × t _{CK} + 5ns	ns(最小值)
	配置模式下, A0=1, A1=1	8 × t _{CK} + 5ns	ns(最小值)
t ₃₄	WR/FSYNC 上升沿至 WR/FSYNC 下降沿的延迟时间	10	ns(最小值)
t _{SCLK}	SCLK 输入频率		
	V _{DRIVE} =4.5V-5.25V	20	MHz
	V _{DRIVE} =2.7V-3.6V	25	MHz
	V _{DRIVE} =2.3V-2.7V	15	MHz

¹ 温度范围如下: -40 °C 至 +125 °C

² 在串行回读期间内, A0 和 A1 应保持不变。要回读 8 位故障信息和 16 位位置/速度数据, 可能需要 24 个时钟周期。如果不需要故障信息, 可以在 16 个时钟周期之后释放 A0/A1。

极限参数

V_{DD} 至 AGND, DGND	-0.3V 至 7V
DV_{DD} 至 AGND, DGND.....	-0.3V 至 7V
V_{DRIVE} 至 AGND, DGND.....	-0.3V 至 V_{DD}
AV_{DD} 至 DV_{DD}	-0.3V 至 +0.3V
AGND 至 DGND.....	-0.3V 至 +0.3V
模拟输入电压至 AGND.....	-0.3V 至 $V_{DD}+0.3V$
数字输入电压至 DGND.....	-0.3V 至 $V_{DRIVE}+0.3V$
数字输出电压至 DGND.....	-0.3V 至 $V_{DRIVE}+0.3V$
模拟输出电压摆幅.....	-0.3V 至 $V_{DD}+0.3V$
输入电流至除电源外的任何引脚.....	$\pm 10mA$
工作温度范围（环境）	-40 °C 至 125 °C
存储温度范围.....	-65 °C 至 150 °C
ESD(HBM)	4kV
ESD(CDM).....	500V
LU.....	200mA
θ_{JA} 热阻.....	54°C/W
θ_{JC} 热阻.....	15°C/W
符合 RoHS 标准回流焊温度.....	260 (-5/+0) °C

注意：对以上所列的最大极限值，如果器件工作在超过此极限值的环境中，很可能对器件造成永久性破坏。

在实际运用中，最好不要使器件工作在此极限值或超过此极限值的环境中。



本产品属于静电敏感器件。当拿取时，要采取合适的 ESD 保护措施，以免造成性能下降或功能失效。

管脚(焊盘)配置及功能说明




图 2 管脚（焊盘）配置

表 3 管脚定义

序号	名称	功能
1	RES1	分辨率选择1。逻辑输入。利用RES1和RES0，可以对SC2161的分辨率进行编程。参见SC2161配置部分。
2	\overline{CS}	片选。低电平有效逻辑输入。 \overline{CS} 保持低电平时，器件使能。
3	\overline{RD}	边沿触发的逻辑输入。 \overline{SOE} 引脚为高电平时，该引脚用作并行数据输出 DB15 至 DB0 的帧同步信号和输出使能信号。 \overline{CS} 和 \overline{RD} 保持低电平时，输出缓冲器使能。 \overline{SOE} 引脚为低电平时， \overline{RD} 引脚应保持高电平。
4	$\overline{WR/FSYNC}$	边沿触发的逻辑输入。 \overline{SOE} 引脚为高电平时，该引脚用作并行数据输入DB7至DB0的帧同步信号和输入使能信号。 \overline{CS} 和 $\overline{WR/FSYNC}$ 保持低电平时，输入缓冲器使能。 \overline{SOE} 引脚为低电平时， $\overline{WR/FSYNC}$ 引脚用作串行数据总线的帧同步信号和使能信号。

5, 19	DGND	数字地。这些引脚是SC2161数字电路的接地基准点。所有数字输入信号都参照此DGND电压。这两个引脚均可以连到系统的AGND平面。DGND和AGND电压在理想情况下应保持等电位并且电位差(甚至在瞬态电压存在情况时)不得超过0.3V。
6	DV _{DD}	数字电源电压(4.75 V至5.25 V)引脚。为SC2161的所有数字电路提供电源电压。AV。和DV。电压在理想情况下应保持等电位, 并且电位差(甚至在瞬态电压存在情况时)不得超过0.3 V。
7	CLKIN	时钟输入。可以将晶振或振荡器用在CLKIN和XTALOUT引脚, 以提供SC2161需要的时钟频率。或者, 也可以将一个单端时钟施加于CLKIN引脚。SC2161的额定输入频率范围为6.144MHz至10.24MHz。
8	XTALOUT	晶体振荡器输出。当利用晶振或振荡器提供SC2161所需的时钟频率时, 应将晶振施加在CLKIN和XTALOUT引脚上。当使用单端时钟源时, 应将XTALOUT引脚视为不连接引脚。
9	$\overline{\text{SOE}}$	串行输出使能。逻辑输入。该引脚使能并行或串行接口。 $\overline{\text{SOE}}$ 引脚保持低电平时, 选择串行接口; $\overline{\text{SOE}}$ 引脚保持高电平时, 选择并行接口。
10	$\overline{\text{SAMPLE}}$	采样结果。逻辑输入。 $\overline{\text{SAMPLE}}$ 信号发生高电平至低电平转换后, 数据从位置和速度积分器传输到位置和速度寄存器, 故障寄存器也会进行更新。
11	DB15/SDO	数据位15/串行数据输出总线。 $\overline{\text{SOE}}$ 引脚为高电平时, 该引脚用作DB15: 一个由 $\overline{\text{CS}}$ 和 $\overline{\text{RD}}$ 控制的三态数据输出引脚。 $\overline{\text{SOE}}$ 引脚为低电平时, 该引脚用作SDO, 即由 $\overline{\text{CS}}$ 和 $\overline{\text{WR/FSYNC}}$ 控制的串行数据输出总线。各位在SCLK的上升沿逐个输出。
12	DB14/SDI	数据位14/串行数据输入总线。 $\overline{\text{SOE}}$ 引脚为高电平时, 该引脚用作DB14: 一个由 $\overline{\text{CS}}$ 和 $\overline{\text{RD}}$ 控制的三态数据输出引脚。 $\overline{\text{SOE}}$ 引脚为低电平时, 该引脚用作SDI, 即由 $\overline{\text{CS}}$ 和 $\overline{\text{WR/FSYNC}}$ 控制的串行数据输入总线。各位在SCLK的下降沿逐个输入。
13	DB13/SCLK	数据位13/串行时钟。并行模式下, 该引脚用作DB13: 一个由 $\overline{\text{CS}}$ 和 $\overline{\text{RD}}$ 控制的三态数据输出引脚。串行模式下, 该引脚用作串行时钟输入。
14-17	DB12 TO DB9	数据位12至数据位9。由 $\overline{\text{CS}}$ 和 $\overline{\text{RD}}$ 控制的三态数据输出引脚。
18	VDRIVE	逻辑电源输入。此引脚的电源电压决定逻辑接口的工作电压。对此引脚去耦至DGND。此引脚的电压范围为2.3V至5.25V, 可以与AVDD和DVDD的电压范围不同, 但不得超过任何一者 0.3V以上
20	DB8	数据位8。由 $\overline{\text{CS}}$ 和 $\overline{\text{RD}}$ 控制的三态数据输出引脚。
21-28	DB7 TO DB0	数据位7至数据位0。由 $\overline{\text{CS}}$ 、 $\overline{\text{RD}}$ 和 $\overline{\text{WR/FSYNC}}$ 控制的三态数据输入/输出引脚。
29	A	增量式编码器仿真输出A。逻辑输出。此输出自动运行; 如果施加于转换器的旋变器格式输入信号有效, 则此输出有效。
30	B	增量式编码器仿真输出B。逻辑输出。此输出自动运行; 如果施加于转换器的旋变器格式输入信号有效, 则此输出有效。
31	NM	NorthMarker增量式编码器仿真输出。逻辑输出。此输出自动运行; 如果施加于转换器的旋变器格式输入信号有效, 则此输出有效。
32	DIR	方向。逻辑输出。此输出与增量式编码器仿真输出一同使用。DIR输出指示输入旋转的方向, 角旋转不断增大时为低电平。

33	$\overline{\text{RESET}}$	复位。逻辑输入。SC2161需要一个外部复位信号使 $\overline{\text{RESET}}$ 输入保持低电平，直到VDD达到规定的工作电压范围4.75 V至5.25 V以内。
34	LOT	跟踪丢失。逻辑输出。 LOT由LOT引脚为逻辑低电平(不门锁)来表示。参见位置跟踪检测丢失部分。
35	DOS	信号降级。逻辑输出。当旋变输入(正弦或余弦)超过规定的DOS正弦/余弦阈值时，或者当正弦输入电压与余弦输入电压之间出现幅度失配时，就会检测到信号降级(DOS)。 DOS由DOS引脚为逻辑低电平来表示。参见信号降级检测部分。
36	A1	模式选择1。逻辑输入。利用A1和A0可以选择SC2161的模式。参见SC2161配置部分。
37	A0	模式选择0。逻辑输入。利用A0和A1可以选择SC2161的模式。参见SC2161配置部分。
38	EXC	激励频率。模拟输出。片上振荡器向旋变器提供正弦波激励信号(EXC)及其互补信号($\overline{\text{EXC}}$)。该参考信号的频率可通过激励频率寄存器进行编程。
39	$\overline{\text{EXC}}$	激励频率。模拟输出。片上振荡器向旋变器提供正弦波激励信号(EXC)及其互补信号($\overline{\text{EXC}}$)。该参考信号的频率可通过激励频率寄存器进行编程。
40	AGND	模拟地。该引脚是SC2161模拟电路的接地基准点。所有模拟输入信号和外部基准信号都参照此AGND电压。AGND引脚连到系统的AGND平面。AGND和DGND电压在理想情况下应保持等电位，并且电位差(甚至在瞬态电压存在情况时)不得超过0.3 V。
41	SIN	差分对SIN/SINLO的正模拟输入。输入范围为2.3 V_{p-p} 至4.0 V_{p-p} 。
42	SINLO	差分对SIN/SINLO的负模拟输入。输入范围为2.3 V_{p-p} 至4.0 V_{p-p} 。
43	AV_{DD}	模拟电源电压输入；电压值范围为4.75V至5.25V。该引脚为SC2161上的所有模拟电路提供电源电压。 AV_{DD} 和 DV_{DD} 电压在理想情况下应保持等电位，并且电位差(甚至在瞬态电压存在情况时)不得超过0.3 V。
44	COSLO	差分对COS/COSLO的负模拟输入。输入范围为2.3 V_{p-p} 至4.0 V_{p-p} 。
45	COS	差分对COS/COSLO的正模拟输入。输入范围为2.3 V_{p-p} 至4.0 V_{p-p} 。
46	REFBYP	基准电压旁路。基准电压去耦电容连在此引脚。典型推荐值为10 μF 和0.01 μF 。
47	REFOUT	基准电压输出
48	RES0	分辨率选择0。逻辑输入。利用RES0和RES1，可以对SC2161的分辨率进行编程。参见SC2161配置部分。

典型性能参数

除非另有说明， $T_A = 25\text{ }^\circ\text{C}$ ， $AVDD = DVDD = VDRIVE = 5\text{ V}$ ， $SIN/SINLO = 3.15V_{p-p}$ ， $COS/COSLO = 3.15\text{ V}_{p-p}$ ， $CLKIN = 8.192\text{ MHz}$ 。




图 3 典型 10 位 45 阶跃响应




图 4 典型 12 位 45 阶跃响应




图 5 典型 14 位 45 阶跃响应




图 6 典型 16 位 45 阶跃响应




图 7 典型 10 位 179 阶跃响应




图 8 典型 12 位 179 阶跃响应




图 9 典型 14 位 179 阶跃响应




图 10 典型 16 位 179 阶跃响应

SC2161 配置

工作模式 SC2161 有两种工作模式：配置模式和普通模式。配置模式用于对寄存器进行编程，以设置 SC2161 的激励频率、分辨率和故障检测阈值。配置模式也可以用于回读故障寄存器中的信息。位置和速度寄存器中的数据也可以在配置模式下进行回读。SC2161 可以完全工作在配置模式下；或者初始配置完成后，可以让器件离开配置模式，工作在普通模式下。在普通模式下工作时,数据输出可提供角位置或角速度数据。A0 和 A1 输入用来确定 SC2161 是否处于配置模式，以及是否将位置或速度数据提供给输出引脚，参见表 5。

设置激励频率

将频率控制字写入激励频率寄存器(地址 0x91，参见寄存器映射部分)，可以设置 SC2161 的激励频率。

$$\text{激励频率} = \frac{(\text{FCW} \times f_{\text{CLKIN}})}{2^{15}}$$

其中 FCW 为频率控制字， f_{CLKIN} 为 SC2161 的时钟频率。激励频率的规定范围是从 2kHz 到 20kHz，以 250Hz 的增量进行设置。为了实现表 1 中的角度精度指标，应该按照表 4 所列选择激励频率。

表 4 建议激励频率与分辨率的关系 ($f_{\text{CLKIN}}=8.192\text{MHz}$)

分辨率	典型带宽	最小激励频率	最大激励频率
10 位	4100Hz	10kHz	20 kHz
12 位	1700Hz	6kHz	20 kHz
14 位	900Hz	3kHz	12 kHz
16 位	250Hz	2kHz	10 kHz

请注意，各种分辨率和带宽所对应的推荐频率范围(如表 4 所示)是针对 8.192MHz 的时钟频率而定义的。推荐的激励频率范围与 SC2161 的时钟频率成比例。当以 8.192MHz 的时钟频率工作时，SC2161 的默认激励频率为 10 kHz。

A0 和 A1 输入

SC2161 允许用户直接从并行输出或通过串行接口读取角位置或角速度数据。利用 A0 和 A1 输入可以选择所需的信息。这些输入也可用于使器件进入配置模式。故障寄存器和其余片内寄存器的数据可以在配置模式下进行访问。

表 5 配置模式设置

A0	A1	结果
0	0	普通模式-位置输出
0	1	普通模式-速度输出
1	0	保留
1	1	配置模式

RES0 和 RES1 输入

普通模式下，数字输出的分辨率利用 RES0 和 RES1 输入引脚进行选择。配置模式下，分辨率的选择是通过设置控制寄存器中的 RES0 和 RES1 位。切换普通模式与配置模式时，用户负责确保控制寄存器中设置的分辨率与 RES0 和 RES1 输入引脚所设置的分辨率一致。如果两种分辨率设置不同，输出数据可能不正确。

表 6 分辨率设置

RES0	RES1	分辨率 (位)	位置 LSB (弧分)	速度 LSB (rps) 1
0	0	10	21.1	4.88
0	1	12	5.1	0.488
1	0	14	1.3	0.06
1	1	16	0.3	0.004

寄存器映射

表 7 寄存器存储区分配

寄存器名称	寄存器地址	寄存器数据	读/写寄存器
位置	0x80	D15 至 D8	只读
	0x81	D7 至 D0	只读
速度	0x82	D15 至 D8	只读
	0x83	D7 至 D0	只读
LOS 阈值	0x88	D7 至 D0	读/写
DOS 超量程阈值	0x89	D7 至 D0	读/写
DOS 失配阈值	0x8A	D7 至 D0	读/写
DOS 复位最大阈值	0x8B	D7 至 D0	读/写
DOS 复位最小阈值	0x8C	D7 至 D0	读/写
LOT 上限	0x8D	D7 至 D0	读/写

LOT 下限	0x8E	D7 至 D0	读/写
激励频率	0x91	D7 至 D0	读/写
控制	0x92	D7 至 D0	读/写
软复位	0XF0	D7 至 D0	只写
故障	0xFF	D7 至 D0	只读

位置寄存器

表 8 16 位寄存器

地址	位	读/写
0x80	D15 至 D8	只读
0x81	D7 至 D0	只读

位置寄存器包含旋变输入信号的角位置的数字表示。值以 16 位二进制格式存储。位置寄存器中的值在 $\overline{\text{SAMPLE}}$ 输入的下降沿之后更新。请注意，当使能迟滞(参见控制寄存器部分)且分辨率较低时，16 位数字输出的多位 LSB 设为 0。例如，对于 10 位分辨率，数据位 D15 至 D6 提供有效数据，D5 至 D0 则设为 0。当迟滞禁用时，无论分辨率为多少，在位置寄存器中存储的值都是 16 位。分辨率较低时，可以忽略 6 位数字输出的多位 LSB。例如，对于 10 位分辨率，数据位 D15 至 D6 提供有效数据，D5 至 D0 则可以忽略。

速度寄存器

表 9 16 位寄存器

地址	位	读/写
0x82	D15 至 D8	只读
0x83	D7 至 D0	只读

速度寄存器包含旋变输入信号的角速度的数字表示。速度寄存器中的值在采样输入的下降沿之后更新。值以 16 位二进制补码格式存储。对于各分辨率，SC2161 可跟踪的最大速度见表 1。例如，对于 16 位分辨率、8.192MHz 输入时钟，SC2161 的最大跟踪速率为 $\pm 125\text{rps}$ 。如果速度为 $+125\text{rps}$ ，0x7FFF 将被存储在速度寄存器中；如果速度为 -125rps ，0x8000 将被存储在速度寄存器中。无论分辨率为多少，速度寄存器中存储的值都是 16 位。分辨率较低时，应忽略 16 位数字输出的多位 LSB。例如，对于 10 位分辨率，数据位 D15 至 D6 提供有效数据，D5 至 D0 则应被忽略。对于 10 位分辨率、8.192

MHz 输入时钟，SC2161 的最大跟踪速率为 $\pm 2500\text{rps}$ 。如果速度为 $+2500$

rps, 0x1FF 将被存储在速度寄存器的位 D15 至 D6 中; 如果速度为-2500rps, 0x3FF 将被存储在速度寄存器的位 D15 至 D6 中。在这个 10 位的例子中, 速度输出的 LSB 大小为 4.88 rps。

LOS 阈值寄存器

表 10 8 位寄存器

地址	位	读/写
0x88	D7 至 D0	读/写

LOS 阈值寄存器决定 SC2161 的信号丢失阈值。SC2161 允许用户在 0V 至 4.82V 范围内设置 LOS 阈值。LOS 阈值的分辨率为 7 位, 即 38mV。请注意, MSB(D7)应设为 0。上电时 LOS 阈值的默认值为 2.2 V。

DOS 超量程阈值寄存器

表 11 8 位寄存器

地址	位	读/写
0x89	D7 至 D0	读/写

DOS 超量程阈值寄存器决定 SC2161 的信号降级阈值。SC2161 允许用户在 0V 至 4.82V 范围内设置 DOS 超量程阈值。DOS 超量程阈值的分辨率为 7 位, 即 38mV。请注意, MSB(D7)应设为 0。上电时 DOS 超量程阈值的默认值为 4.1 V。

DOS 失配阈值寄存器

表 12 8 位寄存器

地址	位	读/写
0x8A	D7 至 D0	读/写

DOS 失配阈值寄存器决定 SC2161 的信号失配阈值。SC2161 允许用户在-2.41V 至 2.41V 范围内设置 DOS 失配阈值。DOS 失配阈值的分辨率为 7 位, 即 38mV。请注意, MSB(D7)应设为 0。上电时 DOS 失配阈值的默认值为 380 mV。在配置寄存器时需要注意的是, D6-D0 以补码形式体现, 若阈值需要设置为正数, D6 必须设为 0。

DOS 复位最大和最小阈值寄存器

表 13 8 位寄存器

地址	位	读/写
0x8B	D7 至 D0	读/写
0x8C	D7 至 D0	读/写

SC2161 将监控信号的最小和最大幅度连续存入内部寄存器，并计算最小值与最大值的差值，以判断是否发生 DOS 失配。内部最小值和最大值寄存器的初始值必须由用户定义。故障寄存器清除时，存储监控信号的最大和最小幅度的寄存器复位至 DOS 复位最大和最小阈值寄存器中存储的值。

DOS 复位最大和最小阈值的分辨率均为 7 位，即 38mV。请注意，MSB(D7)应设为 0。为确保正常工作，建议将 DOS 复位最小阈值寄存器设为比 DOS 超量程阈值至少小 1LSB，将 DOS 复位最大阈值寄存器设为比 LOS 阈值寄存器至少大 1LSB。DOS 复位最小阈值寄存器和 DOS 复位最大阈值寄存器的默认值分别为 3.99 V 和 2.28 V。

LOT 上限寄存器

表 14 8 位寄存器

地址	位	读/写
0x8D	D7 至 D0	读/写

LOT 上限寄存器决定 SC2161 的位置跟踪丢失阈值。LOT 上限为 7 位字。请注意，MSB(D7)应设为 0。LOT 下限的范围、LSB 大小和上电时 LOT 下限的默认值取决于 SC2161 的分辨率设置，如表 16 所示。

LOT 下限寄存器

表 15 8 位寄存器

地址	位	读/写
0x8E	D7 至 D0	读/写

LOT 下限寄存器决定位置跟踪丢失故障检测的迟滞电平。当 SC2161 的内部误差信号超过 LOT 上限时，即发生跟踪丢失(LOT)情况。LOT 具有迟滞，直到内部误差信号小于 LOT 下限寄存器中定义的值时才会被清除。LOT 下限为 7 位字。请注意，MSB(D7)应设为 0。LOT 下限的范围、LSB 大小和上电时 LOT 下限的默认值取决于 SC2161 的分辨率设置，如表 16 所示。

表 16 LOT 上限/下限

分辨率 (位)	范围 (度)	LSB 大小 (度)	LOT 默认下限 (度)	LOT 默认上限 (度)
10	0 至 45	0.35	2.5	12.5
12	0 至 18	0.14	1.0	5.0
14	0 至 9	0.09	0.09	2.5
16	0 至 9	0.09	0.09	2.5

激励频率寄存器

表 17 8 位寄存器

地址	位	读/写
0x91	D7 至 D0	读/写

激励频率寄存器决定 SC2161 激励输出的频率。要设置激励频率，须将一个 7 位频率控制字写入该寄存器。请注意，MSB(D7)应设为 0。

$$FCW = \frac{(\text{激励频率} \times 2^{15})}{f_{CLKIN}}$$

其中 FCW 为频率控制字， f_{CLKIN} 为 SC2161 的时钟频率。激励频率的规定范围是从 2kHz 到 20kHz，以 250Hz 的增量进行设置。为了确保 SC2161 在规定的频率范围内工作，频率控制字应为 0x4 与 0x50 之间的值。例如，如果用户要求激励频率为 5kHz，而时钟频率为 8.192MHz，则需要编程的码可由下式算出：

$$FCW = \frac{(5\text{kHz} \times 2^{15})}{8.192\text{MHz}} = 14 \text{ (十六进制)}$$

上电时 SC2161 的默认激励频率为 10 kHz。

控制寄存器

表 18 8 位寄存器

地址	位	读/写
0x92	D7 至 D0	读/写

控制寄存器为 8 位寄存器，用于设置 SC2161 的控制模式。上电时控制寄存器的默认值为 0x7E。

表 19 控制寄存器位功能描述

位	说明
D7	地址/数据位
D6	保留、置 1
D5	锁相范围
D4	0=360°，1=±44° 0=禁用迟滞，1=使能迟滞
D3	设置编码器分辨率为 EnRES1
D2	设置编码器分辨率为 EnRES0
D1	设置分辨率 RES1
D0	设置分辨率 RES0

地址/数据位

写入 SC2161 的每个 8 位字的 MSB 决定该 8 位字是寄存器地址还是数据。SC2161 所定义的各寄存器地址的 MSB(D7)为高。写入 SC2161 的各数据字的 MSB 为低。请注意，将一个数据字写入 SC2161 时，MSB 会在内部重新配置为奇偶校验位。当从任何读/写寄存器(见表 7)读取数据，位 D6 至 D0 的奇偶校验会重新加以计算，并与先前存储的奇偶校验位进行比较。8 位输出的 MSB 用来指示是否发生配置错误。如果 MSB 返回高，则表明从器件回读的数据与在上一个写入周期中写入器件的配置数据不一致。

锁相范围

锁相范围允许 SC2161 补偿激励频率与正弦/余弦输入的相位差。推荐工作模式是使用默认锁相范围 $\pm 44^\circ$ 。如果需要更大的锁相范围，可以设置 360° 范围。不过，在这种工作模式下，SC2161 在发生信号丢失故障后应当复位。如果不复位，可能导致角度输出数据出现 180° 误差。

迟滞

SC2161 的位置积分器输出与位置寄存器输入之间有 $\pm 1\text{LSB}$ 的迟滞。在高噪声环境下工作时，此迟滞可以用来防止 LSB 闪烁。SC2161 的最大跟踪速度由带宽决定。各分辨率设置对应不同的带宽，如表 1 所示。最大跟踪速度和带宽与分辨率成反比，即最大跟踪速度随着分辨率的降低而提高。用户可以选择禁用迟滞，以便对位置输出进行过采样，并且在指定的带宽内通过外部均值滤波实现更高分辨率输出。设置控制寄存器的位 D4 可以使能或禁用迟滞功能。上电时默认为使能迟滞。

设置编码器分辨率

SC2161 编码器输出的分辨率可以与数字输出的分辨率相同，也可以比后者低。例如，当 SC2161 位置输出的分辨率设为 16 位时，编码器输出的分辨率可以设为 14、12 或 10 位。这样，用户可以利用较低带宽实现 16 位分辨率设置的高性能，而无需在外部对 AquadB 编码器输出进行分频。上电时编码器输出的默认分辨率为 16 位。参见增量式编码器输出部分。

表 20 编码器分辨率设置

EnRES0	EnRES1	分辨率 (位)
0	0	10
0	1	12
1	0	14
1	1	16

设置分辨率

普通模式下，数字输出的分辨率利用 RES0 和 RES1 输入引脚进行选择(见表 6)。配置模式下，分辨率的选择是通过设置控制寄存器中的 RES0 和 RES1 位。切换普通模式与配置模式时，用户负责确保控制寄存器中设置的分辨率与 RES0 和 RES1 输入引脚所设置的分辨率一致。上电时数字输出的默认分辨率为 12 位。

软件复位寄存器

表 21 8 位寄存器

地址	位	读/写
0xF0	D7 至 D0	只写

用户在配置模式下寻址软件复位寄存器，即将软件复位寄存器的 8 位地址 0xF0 写入 SC2161，将启动 SC2161 的软件复位。软件复位会重新初始化激励频率输出和内部 TypeII 跟踪环路。软件复位不会覆盖配置寄存器中存储的数据。但应注意，故障寄存器中的数据会复位。在采用两个或更多旋变数字转换器，并利用同一时钟源驱动这些转换器的应用中，可以使用软件复位来同步所有转换器激励频率的相位。

故障寄存器

表 22 8 位寄存器

地址	位	读/写
0xFF	D7 至 D0	只读

SC2161 能够检测 8 种独立的故障条件。发生故障时，DOS 和/或 LOT 输出引脚变为低电平。通过读取故障寄存器，用户可以确定故障检测输出引脚的触发原因。请注意，故障寄存器位为高有效，即故障位变为高时表示故障已发生。

表 23 故障寄存器位功能描述

位	说明
D7	正弦/余弦输入削波
D6	正弦/余弦输入低于 LOS 阈值
D5	正弦/余弦输入超过 DOS 超量程阈值
D4	正弦/余弦输入超过 DOS 失配阈值
D3	跟踪误差超过 LOT 阈值
D2	速度超过最大跟踪速率
D1	相位误差超过锁相范围
D0	配置奇偶校验错误

数字接口

角位置和角速度用二进制数据表示，可以通过一个 16 位并行接口或者一个时钟速率最高为 2.5MHz 的 4 线串行接口提取。SC2161 利用一组片内寄存器控制其可编程功能。数据通过串行或并行接口写入这些寄存器。

$\overline{\text{SOE}}$ 输入

串行输出使能引脚 $\overline{\text{SOE}}$ 处于高电平时，并行接口使能。 $\overline{\text{SOE}}$ 引脚处于低电平时，串行接口使能，引脚 DB0 至 DB12 进入高阻态。引脚 DB13 为串行时钟输入(SCLK)，引脚 DB14 为串行数据输入(SDI)，引脚 DB15 为串行数据输出 (SDO)， $\overline{\text{WR/FSYNC}}$ 为帧同步输入。

$\overline{\text{SAMPLE}}$ 输入

SC2161 按照 TypeII 跟踪闭环原理工作。环路连续跟踪旋变的位置和速度，而不需要外部转换和等待状态。位置和速度寄存器位于环路外部，在 $\overline{\text{SAMPLE}}$ 信号发生高电平至低电平转换后进行更新。为了保证数据得以正确锁存，此引脚必须保持低电平至少 $t_{16}\text{ns}$ 。

数据格式

数字角度数据将旋变轴的绝对位置表示为 10 位至 16 位无符号二进制字。数字速度数据为 10 位至 16 位二进制补码字，它表示旋变轴沿顺时针或逆时针方向旋转的速度。

并行接口

当 $\overline{\text{SOE}}$ 引脚处于高电平时，选择并行接口。片选引脚 $\overline{\text{CS}}$ 必须处于低电平才能使能该接口。

写入 SC2161

利用 8 位并行接口 D7 至 D0 和 $\overline{\text{WR/FSYNC}}$ 引脚，可在并行模式下写入 SC2161 的片内寄存器。写入 SC2161 的每个 8 位字的 MSB 决定该 8 位字是寄存器地址还是数据。SC2161 所定义的各寄存器地址的 MSB(D7)为高(参见寄存器映射部分)。写入 SC2161 的各数据字的 MSB 为低。若要写入其中一个寄存器，用户首先必须利用 A0 和 A1 输入将 SC2161 置于配置模式。然后，利用引脚 DB7 至 DB0 将 8 位地址写入 SC2161，并利用 $\overline{\text{WR/FSYNC}}$ 输入的上升沿予以锁存。随后可以在引脚 DB7 至 DB0 上提供数据，并再次利用 $\overline{\text{WR/FSYNC}}$ 输入将数据锁存至器件。图 11 给出了写入配置寄存器时应遵循的时序要求。请注意，在写入 SC2161 时， $\overline{\text{RD}}$ 输入应保持高电平。

读取 SC2161

可以从 SC2161 回读下列数据：

- 角位置
- 角速度
- 故障寄存器数据
- 片内寄存器的状态

角位置和角速度数据既可以在普通模式下回读，也可以在配置模式下回读。要读取故障寄存器或其余片内寄存器的状态，必须将器件置于配置模式。

在配置模式下读取 SC2161

若要回读其中一个片内寄存器所存储的数据，包括故障寄存器，用户首先必须利用 A0 和 A1 输入将 SC2161 置于配置模式。然后将要读取的 8 位寄存器地址写入器件，如“写入 SC2161”部分所述。这将把相关数据传输至输出寄存器。然后就可像上文所述那样，利用 $\overline{\text{RD}}$ 输入读取数据。当从任何读/写寄存器(见表 7)回读数据时，8 位字由相关寄存器中的 7 位数据 D6 至 D0 和差错位 D7 组成。如果差错位返回高，则表明从器件回读的数据与在上一个写入周期中写入器件的配置数据不一致。如果用户想在配置模式下回读角位置或角速度数据，则需要 $\overline{\text{SAMPLE}}$ 输入的一个下降沿，以更新位置和速度寄存器中的信息。然后可以寻址所需的寄存器，像上文所述那样回读这些寄存器中的数据。图 12 显示了读取配置寄存器时应遵循的时序要求。

在普通模式下读取 SC2161

若要从 SC2161 回读位置或速度数据，首先应当利用 $\overline{\text{SAMPLE}}$ 输入更新位置和速度寄存器中存储的信息。当 $\overline{\text{SAMPLE}}$ 输入发生高电平至低电平转换时，数据将从位置和速度积分器传输到位置和速度寄存器。故障寄存器也会在此时进行更新。A0 和 A1 输入的状态决定是将位置数据还是速度数据传输至输出寄存器。 $\overline{\text{CS}}$ 引脚必须保持低电平才能将所选数据传输至输出寄存器。最后，利用 RD 输入读取输出寄存器中的数据，并使能输出缓冲器。 $\overline{\text{CS}}$ 和 $\overline{\text{RD}}$ 保持低电平时，输出缓冲器使能。当 $\overline{\text{RD}}$ 返回高电平时，数据引脚也返回高阻态。如果用户要连续读取数据，可以在释放起的至

少 t_{20ns} 后重新使用 \overline{RD} 。读取周期的时序要求如图 13 所示。请注意，当 \overline{RD} 为低电平时， $\overline{WR}/\overline{FSYNC}$ 输入应为高电平。

故障寄存器清除

SC2161 的 LOT 引脚和/或 DOS 引脚变为低电平时，即表示检测到故障。SC2161 能够检测 8 种独立的故障条件。要确定是何种条件触发了故障指示，则用户必须进入配置模式并读取故障寄存器。若要复位故障指示器，必须再施加一个 \overline{SAMPLE} 脉冲。这可确保初始采样与随后读取故障寄存器之间可能发生的任何故障都会被捕捉到。


因此，为了读取和清除故障寄存器，需要发生下述一系列事件：

1. \overline{SAMPLE} 输入发生高电平至低电平转换。
2. \overline{SAMPLE} 输入应保持低电平 $t_{16 ns}$ ，然后可以返回高电平。
3. SC2161 应处于配置模式，即 A0 和 A1 均设为逻辑高电平。
4. 应按照“在配置模式下读取 SC2161”部分所述读取故障寄存器。
5. \overline{SAMPLE} 输入再次发生高电平至低电平转换，以清除 DOS 和/或 LOT 引脚上的故障指示。
6. 请注意，如果是持续故障，故障指示器将在指定的故障时间延迟内重新触发。

图 14 显示了清除故障寄存器时应遵循的时序要求。

请注意，退出配置模式之前写入 SC2161 的最后一个有效寄存器地址，在重新进入配置模式时会再次有效。因此，完成 SC2161 的初始配置后，建议在离开配置模式之前，将故障寄存器地址写入


SC2161。这可以简化普通模式下故障寄存器的读取和清除操作，因为现在只要反转 A0 和 A1 位就能访问位置、速度和故障信息，而无需再次寻址寄存器。



注释

1. 表示任意。
2. 写入SC2161时, \overline{RD} 应保持高电平。


图 11 并行端口写入时序—配置模式



注释

1. 表示任意。

图 12 并行端口读取时序—配置模式




假设在退出配置模式之前将故障寄存器地址写入器件。

注释

1. 表示任意。

图 13 并行端口读取时序



注释

1. 表示任意。

图 14 并行端口-清除故障寄存器

串行接口

将 $\overline{\text{SOE}}$ 引脚维持在低电平状态，可选中此串行接口。SC2161 串行接口由四个信号构成：SDO、SDI、 $\overline{\text{WR/FSYNC}}$ 和 SCLK。SDI 用于将数据传输至片内寄存器中，SDO 则用于从片内寄存器中获取数据，包括位置、速度和故障寄存器。SCLK 是器件的串行时钟输入，所有数据传输(无论是 SDI 上还是 SDO 上)均相对于该 SCLK 信号进行。 $\overline{\text{WR/FSYNC}}$ 用于帧同步数据。 $\overline{\text{WR/FSYNC}}$ 的下降沿使

SDI 和 SDO 线路脱离高阻态。 $\overline{\text{WR/FSYNC}}$ 的上升沿使 SDI 和 SDO 线路返回高阻态。串行接口不需要 $\overline{\text{CS}}$ 输入，它应保持低电平。

SDO 输出

在普通工作模式下，数据作为 24 位字在串行时钟输入 SCLK 的控制下移出器件。数据是在 SCLK 的上升沿移出。图 15 给出了这种操作的时序图。

SDI 输入

SDI 输入在配置模式下寻址片内寄存器以及用作菊花链输入。数据是在 SCLK 的下降沿移入器件。图 15 给出了这种操作的时序图。

写入 SC2161

利用串行接口可以访问 SC2161 的片内寄存器。若要写入其中一个寄存器，用户首先必须利用 A0 和 A1 输入将 SC2161 置于配置模式。然后，利用 SDI 引脚将 8 位地址写入 SC2161，并利用 $\overline{\text{WR/FSYNC}}$ 输入的上升沿予以锁存。随后可以在 SDI 引脚上提供数据，并再次利用 $\overline{\text{WR/FSYNC}}$ 输入将数据锁存至器件。8 位写操作的 MSB 决定该 8 位字是一个寄存器地址(MSB 设为高电平)还是待写入的数据(MSB 设为低)。图 16 给出了写入配置寄存器时应遵循的时序要求。

在配置模式下读取 SC2161

若要回读其中一个片内寄存器所存储的数据，包括故障寄存器，用户首先必须利用 A0 和 A1 输入将 SC2161 置于配置模式。然后将要读取的 8 位寄存器地址写入器件，如“写入 SC2161”部分所述。这将把相关数据传输至输出寄存器。配置模式下，输出移位寄存器为 8 位宽。数据作为 8 位字在串行时钟输入 SCLK 的控制下移出器件。图 17 给出了这种操作的时序图。当从任何读/写

寄存器(见表 7)回读数据时，8 位字由相关寄存器中的 7 位数据 D6 至 D0 和差错位 D7 组成。如果差错位返回高，则表明从器件回读的数据与在上一个写入周期中写入器件的配置数据不一致。若要在配置模式下回读角位置或角速度数据，则需要 $\overline{\text{SAMPLE}}$ 输入的一个下降沿，以更新位置和速度寄存器中的信息。

在普通模式下读取 SC2161

若要从 SC2161 回读位置或速度数据，首先应当利用 $\overline{\text{SAMPLE}}$ 输入更新位置和速度寄存器中存储的信息。当 $\overline{\text{SAMPLE}}$ 输入发生高电平至低电平转换时，数据将从位置和速度积分器传输到位置和速度寄存器。故障寄存器也会在此时进行更新。A0 和 A1 输入的状态决定是将位置数据还是速度数据传输至输出寄存器。普通模式下，输出移位寄存器为 24 位宽。24 位字由 16 位角度数据(位置或速度数据)和其后的 8 位故障寄存器数据组成。数据以 MSB 优先(位 23)方式在 SDO 引脚上读出。位 23 至位 8 对应于角度信息。角位置数据格式为无符号二进制，全 0 表示 0 度，全 1 表示 360 度-1LSB。角速度数据格式二进制补码，MSB 代表旋转方向。位 7 至位 0 对应于故障信息。如果用户不需要故障信息，可以在第 16 个 SCLK 上升沿之后拉高 $\overline{\text{WR/FSYNC}}$ 。

故障寄存器清除

SC2161 的 LOT 引脚和/或 DOS 引脚变为低电平时，即表示检测到故障。SC2161 能够检测 8 种独立的故障条件。要确定是何种条件触发了故障指示，则用户必须进入配置模式并读取故障寄存器。若要复位故障指示器，必须再施加一个 $\overline{\text{SAMPLE}}$ 脉冲。这可确保初始采样与随后读取故障寄存器之间可能发生的任何故障都会被捕捉到。因此，为了读取和清除故障寄存器，需要发生下述一系列事件：

1. $\overline{\text{SAMPLE}}$ 输入发生高电平至低电平转换。
2. $\overline{\text{SAMPLE}}$ 输入应保持低电平 t_{16} ns，然后可以返回高电平。
3. SC2161 应处于配置模式，即 A0 和 A1 均设为逻辑高电平。
4. 按照“在配置模式下读取 SC2161”部分所述读取故障寄存器。
5. $\overline{\text{SAMPLE}}$ 输入再次发生高电平至低电平转换，以清除 DOS 和/或 LOT 引脚上的故障指示。请注意，如果是持续故障，故障指示器将在指定的故障时间延迟内重新触发。






图 15 串行接口时序图



注释

1.  表示任意。


图 16 串行端口写入时序—配置模式



注释

1. 表示任意。

图 17 串行接口读取时序—配置模式



注释

1. 表示任意。

图 18 串行接口读取时序

增量式编码器输出

A、B 和 NM 增量式编码器仿真输出为自由式；而且如果施加于转换器的旋变格式输入信号有效，则输出有效。SC2161 可配置为用于仿真 256 线、1024 线、4096 线或 16,384 线编码器。例如，如果 SC2161 配置为 12 位分辨率，则转一圈将产生 1024 个 A、B 脉冲。角旋转不断增大时(即顺时针方向)，脉冲 A 超前于脉冲 B。

SC2161 编码器仿真输出的分辨率在不同数字输出的分辨率下可进行如下配置：

- 1) SC2161 分辨率设置为 16bit，编码器仿真输出的分辨率可以设置为 14 位，12 位或 10 位
- 2) SC2161 分辨率设置为 14bit，编码器仿真输出的分辨率可以设置为 12 位或 10 位
- 3) SC2161 分辨率设置为 12bit，编码器仿真输出的分辨率可以设置为 12 位或 10 位
- 4) SC2161 分辨率设置为 10bit，编码器仿真输出的分辨率可以设置为 10 位

通过写入控制寄存器的位 D3 和 D2，可以对编码器仿真输出的分辨率进行编程。当绝对角位置经过零点时，即产生路标脉冲。路标脉冲宽度在内部设置为 90°且相对于周期 A。图 19 显示了 A、B 和 NM 之间的关系。




图 19 顺时针旋转 A、B 和 NM 时序

A 和 B 输出使得 SC2161 加上旋变的解决方案能够直接取代光学编码器，而无需修改或升级现有应用软件。

上电时序控制和复位

SC2161 需要一个外部复位信号使 $\overline{\text{RESET}}$ 输入保持低电平，直到 V_{DD} 达到规定的工作电压范围 4.5V 至 5.5V 以内。在 V_{DD} 处于规定范围之后， $\overline{\text{RESET}}$ 引脚必须保持低电平至少 10 μs (即图 20 中的 t_{RST})。对 SC2161 施加一个 $\overline{\text{RESET}}$ 信号，将把输出位置初始化为 0x000 值(通过并行、串行和编码

器接口输出的度数), 并导致器件指示 LOS(LOT 和 DOS 引脚拉低), 如图 20 所示。如果没有正确控制上电复位时序, 可能会导致位置指示不正确。在 $\overline{\text{RESET}}$ 输入的上升沿之后, 必须为器件留出至少 t_{TRACK} ms 的时间(见图 20), 以便内部电路稳定下来, 并且跟踪环路建立至输入位置的阶跃变化。在 t_{TRACK} 期间, LOT 和 DOS 引脚可能会指示故障, 原因是 $\overline{\text{RESET}}$ 引起的阶跃响应。 t_{TRACK} 的持续时间取决于转换器分辨率, 如表 24 所示。经过 t_{TRACK} 之后, 应按照“清除故障寄存器”部分所述读取和清除故障寄存器。读取和清除故障寄存器所需的时间表示为 t_{FAULT} , 它由应用所用的 DSP/微处理器的接口速度决定。(请注意, 如果位置数据是通过编码器输出获取, 则可以在 t_{TRACK} 期间监控这些输出。)

表 24 t_{TRACK} 与分辨率的关系($f_{\text{CLKIN}} = 8.192 \text{ MHz}$)

分辨率 (位)	t_{TRACK} (ms)
10	10
12	25
14	25
16	60




图 20 上电时序控制和复位

应用推荐

输入滤波器

为获得更好的芯片性能, 推荐在旋变输出器后加 RC 滤波。图 21 显示旋变器和 SC2161 之间的典型接口电路。电阻和电容构成低通滤波器, 可以减少由于驱动电机而耦合至旋变器输入端的高频噪声。可以通过添加一个电阻 R_A 衰减旋变器的正弦和余弦输入信号, 使其符合 RDC 的输入电压规格。另外, SC2161 内部有微弱偏置, 外部可以通过 $47\text{k}\Omega$ 的 R_B 将信号共模偏置到 2.5 V。




图 21 典型接口电路

激励缓冲器

通常需要使用缓冲器来驱动旋变器的低阻抗输入。有很多种方法可以部署该激励缓冲器，推荐使用图 22 中的电路结构。图中运放需要选用一款轨到轨输出，且高输出电流的放大器，该放大器可以放大参考振荡器输出信号并对其进行电平转换，优化旋变器接口。可以修改无源元件值，以改变输出幅度和共模电压；输出幅度由放大器增益 $R2/R1$ 设置，而共模电压由 $R3$ 和 $R4$ 设置。电容 $C1$ 和电阻 $R2$ 组成低通滤波器，最大程度降低 EXC 和 \overline{EXC} 输出端的噪声。应当以最大程度降低载波的相移为标准选择电容。激励输出和正弦/余弦输入之间的总相移不应超过 RDC 的锁相范围。电容为可选元件，因为经典旋变器可以很好地过滤高频分量。




图 22 基于运算放大器的高电流参考缓冲器

订购信息

物料编号	温度范围	是否车规	封装类型	包装形式
SC2161GCOUMY	-40~85°C	非车规	LQFP-48	Tape & Reel
SC2161KCOUMY	-40~125°C	非车规	LQFP-48	Tape & Reel
SC2161KCOWMY	-40~125°C	车规	LQFP-48	Tape & Reel

注：根据客户需求可以定制封装

外形尺寸




图 21 LQFP48 封装图