

SC1243 双通道 14 位 20M/40MSPS ADC

主要性能

- 1.8V 模拟供电
- 1.8V 至 3.3V 数字输出供电
- 信噪比(SNR):
 - 73.1dBFS (fin=30.5MHz@40MSPS)
 - 72.7dBFS (fin=70MHz@40MSPS)
- 无杂散动态范围 (SFDR) :
 - 89dBc (fin=30.5MHz@40MSPS)
 - 82dBc (fin=70MHz@40MSPS)
- 微分非线性(DNL): ± 0.75 LSB(典型值)
- 片内基准电压源和采样保持电路
- QFN-64 封装 9mm×9mm

应用场景

- 通信
- 分集无线电系统
- 多模式数字接收器
- I/Q 解调系统
- 智能天线系统
- 电池供电仪表
- 手持式示波器
- 便携式医疗成像
- 超声
- 雷达/LIDAR

功能模块示意图




图 1 芯片模块示意图

SC1243

产品概况

SC1243 是采用多级差分流水线架构，内置高性能采样保持电路和片内基准电压源的双通道、14位、20MSPS/40MSPS 模数转换器（ADC），采用 1.8V 模拟电源供电。

SC1243 内置输出纠错逻辑，在 40 MSPS 采样速率时可提供 14 位精度，并在整个工作温度范围内无失码状态。内置多种功能模式可使 SC1243 的灵活性达到最佳、系统成本最低，例如生成可编程数字测试码等。可获得的数字测试码包括内置固定码和伪随机码，以及可通过串行接口(SPI)进行配置的用户自定义测试码。

SC1243 需要一对差分时钟输入来控制所有内部转换，数字输出数据格式为偏移二进制或二进制补码。每个 ADC 通道均有一个数据输出时钟(DCO)，用来确保接收数据具有正确的锁存时序。

SC1243 支持 1.8V 和 3.3V 两种 CMOS 输出电平，输出数据可以在单条输出总线上多路复用。

SC1243 支持单端输入应用模式，且支持较宽的共模输入范围。

SC1243 采用 64 引脚的 QFN 封装。

目录

主要性能	1
应用场景	1
功能模块示意图	1
产品概况	2
目录	3
技术规格	4
ADC 直流特性	4
ADC 交流特性	5
数字规格	6
时序规格	7
极限参数	9
ESD 保护	9
管脚(焊盘)配置及功能说明	10
典型曲线	12
典型应用电路	14
模拟输入网络	14
时钟输入网络	15
基准配置方式	15
数字输出格式	16
数字输出启用功能 (OEB)	16
时序	16
数据时钟输出 (DCO)	16
内建自测试 (BIST)	17
输出测试模式	17
串行端口接口 (SPI)	18
内部寄存器列表	18
应用信息	21
电源和接地建议	21
裸露焊盘散热块建议	21
VCM	21
RBIAS	21
基准电压源去耦	21
SPI 端口	21
数据输出	21
外形尺寸	22
订购信息	22
声明	23

SC1243**技术规格****ADC 直流特性**

除非另有说明, AVDD=1.8 V、DRVDD=1.8 V、VIN=−1.0 dBFS 差分输入、1.0 V 内部基准电压。

表 1 ADC 直流特性

参数	条件	SC1243-20			SC1243-40			单位
		最小值	典型值	最大值	最小值	典型值	最大值	
分辨率			14			14		位
无失码	全		保证			保证		
失调误差	全		±0.1	±0.7		±0.1	±0.7	%FSR
增益误差	全		-1.5			-1.5		%FSR
微分非线性 ¹ (DNL)	全 25°C	-0.75 ±0.45		0.75	-0.75 ±0.45		0.75	LSB LSB
积分非线性 ¹ (INL)	全 25°C	-2.5 ±1.0		2.5	-2.5 ±1.0		2.5	LSB LSB
内部基准电压误差	全		±5			±5		mV
输入端参考噪声(VREF=1V)	25°C		1.37			1.37		LSB rms
模拟输入范围(VREF=1V)	全		2			2		Vpp
输入电容 ²	全		2.5			2.5		pF
输入共模电压	全	0.5	0.95	1.3	0.5	0.95	1.3	V
AVDD 电源电压	全	1.7	1.8	1.9	1.7	1.8	1.9	V
DRVDD 电源电压	全	1.7		3.6	1.7		3.6	V
I _{AVDD} 电源电流	全		70	72		78	80	mA
I _{DRVDD} 电源电流	全		5			7		mA
直流输入功耗	25°C		103	108		149	152	mW
正弦波输入功耗 ¹	全		117	125		153	157	mW
关断功耗	25°C		1.8			1.8		mW

1 测量条件为: 10MHz输入频率、满量程正弦波、每个输出位的负载约为5pF。

2 输入电容指一个差分输入引脚与AGND之间的有效电容。

ADC 交流特性

除非另有说明, AVDD=1.8 V、DRVDD=1.8 V、VIN=-1.0 dBFS 差分输入、1.0 V 内部基准电压。

表 2 ADC 交流特性

参数	条件	SC1243-20			SC1243-40			单位
		最小值	典型值	最大值	最小值	典型值	最大值	
信噪比(SNR) $f_{in}=1MHz^2$ $f_{in}=2.4MHz^2$ $f_{in}=30.5MHz$ $f_{in}=70MHz$	25°C	72	73.6		71	72.7		dBFS
	25°C		73.3			72.9		
	25°C		73.2			73.1		
	全							
	25°C		70			72.7		
信纳比(SNDR) $f_{in}=1MHz^2$ $f_{in}=2.4MHz^2$ $f_{in}=30.5MHz$ $f_{in}=70MHz$	25°C	69.5	72.8		68.7	71.3		dBFS
	25°C		72.7			72.4		
	25°C		72.4			72.7		
	全							
	25°C		69.7			72.3		
有效位数(ENOB) $f_{in}=1MHz^2$ $f_{in}=2.4MHz^2$ $f_{in}=30.5MHz$ $f_{in}=70MHz$	25°C	11.25	11.79		11.1	11.55		位
	25°C		11.78			11.73		
	25°C		11.73			11.79		
	全							
	25°C		11.27			11.7		
无杂散动态范围(SFDR) $f_{in}=1MHz^2$ $f_{in}=2.4MHz^2$ $f_{in}=30.5MHz$ $f_{in}=70MHz$	25°C	70	80.9		68	78.9		dBc
	25°C		80.6			85.5		
	25°C		86			89		
	全							
	25°C		82			82.7		
串扰 ¹	全		-86			-86		dB
模拟输入带宽	25°C		300			300		MHz

1、串扰的测量条件: 一个通道输入参数为-1dBFS、70MHz信号且相邻通道上无输入信号。

2、单端输入模式下性能。

数字规格

除非另有说明, AVDD=1.8 V、DRVDD=1.8 V、VIN=−1.0 dBFS 差分输入、1.0 V 内部基准电压。

表 3 数字规格参数

参数	条件	最小值	典型值	最大值	单位
差分时钟输入 (CLK+/-) 逻辑兼容 内部共模偏置 差分输入电压 输入电压范围 输入电阻 输入电容	全 全 全 全 全 全	0.2 GND-0.3	CMOS/LVDS/LVPECL 0.9 8 3.5	3.6 AVDD+0.2	V V V kΩ pF
逻辑输入 (PDWN,SYNC,SCLK,CSB,SDIO) 逻辑 1 电压 逻辑 0 电压 输入电阻 输入电容	全 全 全 全	1.2 0	26 2	DRVDD+0.3 0.8	V V kΩ pF
数字输出 DRVDD = 1.8V 逻辑 1 电压 逻辑 0 电压 DRVDD = 3.3V 逻辑 1 电压 逻辑 0 电压 编码格式 (默认)	全 全 全 全	1.79 3.29		0.2 0.2	V V V V
			偏移二进制		

时序规格

除非另有说明, AVDD=1.8 V、DRVDD=1.8 V、VIN=-1.0 dBFS 差分输入、1.0 V 内部基准电压。

表 4 时序参数

参数	条件	SC1243-20			SC1243-40			单位
		最小值	典型值	最大值	最小值	典型值	最大值	
时钟参数								
输入时钟速率	全							MHz
转换速度	全							MHz
孔径延时(t_A)	全		1	20			1	ns
孔径抖动	全		0.1				0.1	ps rms
数据输出参数								
t_A	全		1			1		ns
t_{CH}	全		25			12.5		ns
t_{CLK}	全		50			25		ns
t_{DCO}	全		3			3		ns
t_{PD}	全		3			3		ns
t_{SKEW}	全		0.1			0.1		ns




图 2 CMOS 输出时序图




图 3 CMOS 双路交织输出时序图(通道 A 输出引脚上显示的输出)

表 5 SPI 时序参数

参数	最小值	典型值	最大值	单位	描述
t_{DS}	2			ns	数据与 SCLK 上升沿之间的建立时间
t_{DH}	2			ns	数据与 SCLK 上升沿之间的保持时间
t_{CLK}	40			ns	SCLK 周期
t_s	2			ns	CSB 与 SCLK 之间的建立时间
t_H	2			ns	CSB 与 SCLK 之间的保持时间
t_{HIGH}	10			ns	SCLK 高电平脉冲宽度
t_{LOW}	10			ns	SCLK 低电平脉冲宽度




图 4 串行端口接口时序

极限参数

AVDD 至 AGND.....	-0.3V 至 2V
DRVDD 至 AGND.....	-0.3V 至 3.9V
输入电压(VIN+/-, CLK+/-, VREF, SENSE, VCM, RBIAS).....	-0.3V 至 AVDD+0.2V
输入电压(CSB, SCLK, SDIO, PDWN).....	-0.3V 至 DRVDD+0.3V
输出电压(DCOA,DCOB,D0A/D0B 至 D13A/D13B).....	-0.3V 至 DRVDD+0.3V
最大结温 $T_{J,MAX}$	150°C
工作温度范围.....	-40°C 至 85°C
存储温度范围.....	-65°C 至 150°C
ESD(Human Body Model).....	2000V

对以上所列的最大极限值，如果器件工作在超过此极限值的环境中，很可能会对器件造成永久性破坏。在实际运用中，最好不要使器件工作在此极限值或超过此极限值的环境中。



本产品属于静电敏感器件。拿取时要采取合适的 ESD 保护措施，以免造成性能下降或功能失效。

SC1243

管脚(焊盘)配置及功能说明




图 5 SC1243 管脚（焊盘）配置

表 6 管脚定义

引脚序号	引脚名称	引脚类型	引脚功能
0	GND	G	模拟接地，封装底部焊盘为芯片提供模拟接地。底部焊盘必须接地以便ADC正常工作。
1,2	CLK-, CLK+	AI	差分时钟输入
3	SYNC	DI	数字输入，用于同步输入时钟分频器
4,5,25,26	NC	-	悬空
6 to 9, 11 to 18, 20, 21	D0B to D13B	DO	通道B数字输出
10, 19, 28, 37	DRVDD	P	数字输出驱动电源，1.8V到3.3V
22	ORB	DO	通道B数字输出，模拟输入超出范围提示脚

引脚序号	引脚名称	引脚类型	引脚功能
23	DCOB	DO	通道B数据时钟输出
24	DCOA	DO	通道A数据时钟输出
27, 29 to 36, 38 to 42	D0A to D13A	DO	通道A数字输出
43	ORA	DO	通道A数字输出, 模拟输入超出范围提示脚
44	SDIO	DIO	SPI 数据输入和输出
45	SCLK	DI	SPI 时钟输入
46	CSB	DI	SPI 芯片选择信号, 低使能运行, 30 kΩ 内部上拉
47	OEB	DI	数字输入。如果低, 启用通道A和通道B数字输出; 如果高, 启用三态输出。30kΩ内部下拉。
48	PDWN	DI	数字输入, 30kΩ内部下拉
			PDWN high = 断电
			PDWN low = 设备运行, 正常操作
49, 50, 53, 54, 59, 60, 63, 64	AVDD	P	模拟电源, 1.8 V
51,52	VIN+A,VIN-A	AI	通道A差分模拟输入
55	VREF	AO	参考电压输入/输出
56	SENSE	AI	参考模式选择
57	VCM	AO	芯片输出, 用于提供模拟输入的共模电压
58	RBIAS	AI	模拟电流偏置, 用10 kΩ(1%)电阻接地
61,62	VIN-B,VIN+B	AI	通道B差分模拟输入

SC1243

典型曲线

除非另有说明, AVDD=1.8 V、DRVDD=1.8 V、VIN=-1.0 dBFS 差分输入、1.0 V 内部基准电压。如无特殊说明, TA=27°C。其中图 6~图 9 为差分输入, 图 10~图 15 为单端网络输入。




图 6 FFT(差分 fin = 30.5MHz@20MSPS)




图 7 FFT(差分 fin = 70MHz@20MSPS)




图 8 FFT(差分 fin = 30.5MHz@40MSPS)




图 9 FFT(差分 fin = 70MHz@40MSPS)




图 10 FFT(单端 fin = 1MHz@20MSPS)




图 11FFT(单端 fin = 2.4MHz@20MSPS)




图 12 FFT(单端 fin = 30.5MHz@20MSPS)




图 13 FFT(单端 fin = 1MHz@40MSPS)




图 14 FFT(单端 fin = 2.4MHz@40MSPS)




图 15 FFT(单端 fin = 30.5MHz@40MSPS)

SC1243**典型应用电路**

SC1243 输入信号、输入时钟、外部直流引脚等外围器件的典型应用电路如下。

模拟输入网络

使用全差分模式可以保证 ADC 获得最佳性能，为了偏置模拟输入，VCM 电压可以连接到变压器二次绕组的中心抽头。对于大于 10MHz 的应用，建议采用差分双巴伦耦合作为输入网络（见图 16），此外，也可以使用全差分运放来驱动 ADC。

SC1243 支持单端输入，典型应用网络见图 17。

在任何输入网络中，并联电容器 C 的值取决于输入频率和源阻抗，可能需要减小或移除。表 7 显示了设置 RC 网络的建议值。但是，这些值取决于输入信号，建议值仅作为应用指南。




图 16 差分双巴伦输入配置




图 17 单端输入配置

表 7 RC 网络示例

频率范围 (MHz)	R(Ω)	C 差动 (pF)
0 to 70	33	22
70 to 200	125	Open

时钟输入网络

为充分发挥芯片的性能，应利用一个差分时钟作为 SC1243 采样时钟输入端（CLK+/-）的时钟信号。输入时钟电路内部存在偏置，无需外部偏置。建议使用巴伦驱动输入，如图 18 所示。跨接在变压器上的背对背肖特基二极管可以将输入到 SC1243 中的时钟信号限制为约差分 0.8V_{PP}，这样既可以防止时钟的大电压摆幅馈通至其它部分，还可以保留信号的快速上升和下降时间，可以使时钟 jitter 更小对 ADC 的性能更有利。




图 18 时钟输入配置

基准配置方式

SC1243 的内置比较器可检测出 SENSE 引脚的电压，从而将基准电压配置成两种不同的模式见表 8。如果 SENSE 引脚接地，选用内部 1V 基准电压，若 SENSE 电压接 AVDD，则选用外部基准电压，外部基准电压值为 1V。建议不要让 SENSE 引脚悬空。

表 8 基准电压配置汇总

所选模式	SENSE 电压	相应的 VREF (V)	相应的差动范围 (V _{PP})
外部基准电压	AVDD	1.0 (应用于外部 VREF 引脚)	2.0
内部基准电压	AGND to 0.2	1.0 (内部)	2.0

SC1243**数字输出格式**

SC1243 输出驱动器为 1.8V 至 3.3V CMOS 逻辑接口，输出数据也可以多路复用到单个输出总线上，以减少所需的连接数字处理端的通道总数，时序如图 2 和图 3 所示。输出驱动器应能够提供足够的输出电流，以便驱动各种逻辑电路，驱动力可通过寄存器进行调整。然而，大驱动电流可能导致在电源信号中产生毛刺脉冲，影响转换器的性能。因此，在那些需要 ADC 来驱动大容性负载或较大扇出的应用中，可能需要用到外部缓冲器或锁存器。

表 9 数据输出格式

输入 (V)	条件	偏移二进制模式	二进制补码模式	溢出
VIN+ - VIN-	< -VREF - 0.5LSB	00 0000 0000 0000	10 0000 0000 0000	1
VIN+ - VIN-	= -VREF	00 0000 0000 0000	10 0000 0000 0000	0
VIN+ - VIN-	=0	10 0000 0000 0000	00 0000 0000 0000	0
VIN+ - VIN-	=+VREF - 1LSB	11 1111 1111 1111	01 1111 1111 1111	0
VIN+ - VIN-	> +VREF - 0.5LSB	11 1111 1111 1111	01 1111 1111 1111	1

数字输出启用功能 (OEB)

SC1243 具有灵活的数字输出引脚三态功能。使用 OEB 引脚或通过 SPI 配置可以启用三态模式。如果 OEB 引脚低，则会启用输出 IO 和 DCO。如果 OEB 引脚高，输出 IO 和 DCO 处于高阻抗状态。此 OEB 功能不用于快速访问数据总线。注意 OEB 为高时电压为数字电源 (DRVDD)，不应超过该电源电压。当使用 SPI 配置时，可以通过将寄存器 0x14 中的输出禁用 (OEB) 位 (位 4) 拉高。每个通道的数据输出和 DCO 输出可以独立配置为三态输出。

时序

SC1243 提供锁存数据的流水线延迟为 19 个时钟周期。数据输出在时钟信号上升沿后一个传播延迟 (t_{PD}) 可用。最小化输出数据线的长度和施加在它们上的负载，以减少 SC1243 中的瞬态，这些瞬态会降低转换器的动态性能。SC1243 的最低典型转换率为 3 MSPS，在时钟速率低于 3 MSPS 时，动态性能可能会降低。

数据时钟输出 (DCO)

SC1243 提供两个数据时钟输出 (DCO) 信号，用于捕获数字输出的数据。除非通过 SPI 改变了 DCO 时钟极性，否则 CMOS 数据输出在 DCO 上升沿有效。参见图 2 和图 3 以获取图形化的时序描述。

内建自测试 (BIST)

BIST 是对所选 SC1243 输出路径的数字部分的彻底测试。复位后执行 BIST 测试，以确保部件处于已知状态。在 BIST 期间，来自内部伪随机噪声 (PN) 源的数据从 ADC 块输出开始，通过两个通道的数字数据路径驱动。在数据路径输出处，CRC 逻辑根据数据计算签名。BIST 序列运行 512 个周期，然后停止。一旦完成，BIST 会将签名结果与预先确定的值进行比较。如果签名匹配，BIST 设置寄存器 0x24 的位 0，表示测试通过。如果 BIST 测试失败，寄存器 0x24 的位 0 被清除。在这个测试过程中，输出引脚是连接的，因此可以通过数据输出引脚观察到 PN 序列运行。将值 0x05 写入寄存器 0x0E 运行 BIST。这将启用寄存器 0x0E 的位 0 (BIST 启用)，并重置 PN 序列生成器，寄存器 0x0E 的位 2 (BIST INIT)。在 BIST 完成时，寄存器 0x24 的位 0 被自动清除。通过在寄存器 0x0E 的位 2 中写入 0，可以从最后一个值继续 PN 序列。但是，如果 PN 序列没有重置，则签名计算不等于测试结束时的预定值。此时，用户需要依赖于验证输出数据。

输出测试模式

表 10 描述了地址 0x0D 处的输出测试选项。当启用输出测试模式时，ADC 的模拟部分与数字后端块断开连接，测试模式通过输出格式化块运行。一些测试模式受输出格式的约束，而有些则不是。通过设置寄存器 0x0D 的位 4 或位 5，可以重置来自 PN 序列测试的 PN 发生器。这些测试可以使用或不使用模拟信号（如果存在，则忽略模拟信号），但需要采样时钟保持正常输入。

串行端口接口 (SPI)

用户可以通过 SC1243 的串行接口 (SPI) 配置 ADC 内部相应功能寄存器，以满足特定功能和操作的需要。该芯片的 SPI 由三部分组成：SCLK 引脚、SDIO 引脚和 CSB 引脚。SCLK（串行时钟）用于同步芯片寄存器读取和写入；SDIO（串行数据输入/输出）用于将数据发送至内部寄存器或从寄存器中读取数据；CSB（片选信号）引脚是低电平有效控制引脚，它能够使能或者禁用读写周期。时序要求如图 4 所示。

内部寄存器列表

表 10 寄存器列表

地址 (HEX)	寄存器名称	位 7(MSB)	位 6	位 5	位 4	位 3	位 2	位 1	位 0 (LSB)	默认值 (HEX)	注释
0x00	端口配置	0	LSB first	Soft reset	1	1	Soft reset	LSB first	0	0x18	LSB/MSB 模式及寄存器软复位
0x01	芯片 ID									0x23	只读
0x02	芯片等级			000 = 20 MSPS, 001 = 40 MSPS 010 = 65 MSPS, 011 = 40MSPS							只读
0x05	通道选择							Data Channel B	Data Channel A	0x03	选择哪些通道接收命令，默认为所有通道
0x08	模式	Ext_Power-down enable	Ext_pin function 0:power-down 1:standby					00:chip run 01:full power-down 10:standby 11:digital reset		0x80	芯片工作状态选择
0x0B	时钟分频							Clock divide ratio[2:0] 000 = divide by 1 001 = divide by 1 010 = divide by 2 011 = divide by 3 100 = divide by 4 101 = divide by 5 110 = divide by 6 111 = divide by 7		0x00	时钟分频， 默认为 1
0x0D	测试模式	User input test mode 00 = single 01 = alternate 10 = single once 11 = alternate once	Reset PN long sequence	Reset PN short sequence				Output test mode: 0000 = off (default) 0001 = midscale short 0010 = positive FS 0011 = negative FS 0100 = alternating checkerboard 0101 = PN 23 sequence 0110 = PN 9 sequence 0111 = one/zero word toggle 1000 = user input 1001 = 1-/0-bit toggle 1010 = 1x sync 1011 = one bit high 1100 = mixed bit frequency		0x00	设置为测试模式后，输出引脚上的正常数据停止输出，测试数据将代替输出

地址 (HEX)	寄存器名称	位 7(MSB)	位 6	位 5	位 4	位 3	位 2	位 1	位 0	默认值 (HEX)	注释	
0x0E	BIST 使能						BIST INIT		BIST enable	0x00	启动 BIST 功能	
0x10	偏移量调整	8-bit device offset adjustment [7:0] Offset adjust in LSBs from +127 to -128 (twos complement format)							0x00	偏移微调		
0x14	ADC 输出模式			Output disable		Output Invert	00 = offset binary 01 = twos complement 10 = gray code 11 = offset binary			0x00	ADC 输出数据模式配置	
0x3C	交织模式					Interleave caved output enable			0x00	Interleave 模式使能控制		
0x15	输出调整	DCO drive strength 00 = 1 stripe (default) 01 = 2 stripes 10 = 3 stripes 11 = 4 stripes				Data drive strength 00 = 1 stripe (default) 01 = 2 stripes 10 = 3 stripes 11 = 4 stripes			0x00	确定 CMOS 输出驱动强度特性，默认为最强		
0x16	输出相位	DCO output polarity 0:normal 1:inverted					Input clock phase adjust [2:0] (Value is number of input clock cycles of phase delay) 000 = no delay 001 = 1 input clock cycle 010 = 2 input clock cycles 011 = 3 input clock cycles 100 = 4 input clock cycles 101 = 5 input clock cycles 110 = 6 input clock cycles 111 = 7 input clock cycles			0x00	使用时钟分频时可配置分频器的输出时钟从输入时钟的哪一个相位开始输出，默认没有延时	
0x17	输出延时		DATA_Delay 000 = 0.56 ns 001 = 1.12 ns 010 = 1.68 ns 011 = 2.24 ns 100 = 2.80 ns 101 = 3.36 ns 110 = 3.92 ns 111 = 4.48 ns				DCO_Delay 000 = 0.56 ns 001 = 1.12 ns 010 = 1.68 ns 011 = 2.24 ns 100 = 2.80 ns 101 = 3.36 ns 110 = 3.92 ns 111 = 4.48 ns			0x00	可以调节数字输出的延迟，用于调整数据抓取时序	
0x19	USER_PATT_1_LSB	B7	B6	B5	B4	B3	B2	B1	B0	0x00	用户定义模式，1 LSB	
0x1A	USER_PATT_1_MSB	B15	B14	B13	B12	B11	B10	B9	B8	0x00	用户定义模式，1 MSB	
0x1B	USER_PATT_2_LSB	B7	B6	B5	B4	B3	B2	B1	B0	0x00	用户定义模式，2 LSB	
0x1C	USER_PATT_2_MSB	B15	B14	B13	B12	B11	B10	B9	B8	0x00	用户定义模式，2 MSB	
0x24	MISR_LSB								B0	0x00	MISR 的最低有效字节；只读	

SC1243

0x2A	OR 输出控制							OR Output Enable	0x01	控制数据溢出位是否输出
0x2E	输出分配							0:ADC A 1:ADC B	Ch A = 0x00 Ch B = 0x01	将 ADC 数据分配给输出通道
0x100	Sync 控制						Clock divider next sync only	Clock divider sync enable	Master sync enable	0x01
0x101	USR2	Enable OEB Pin 47								0x80

应用信息

电源和接地建议

建议使用两个独立的电源为 SC1243 供电: 一个用于模拟电源 AVDD, 一个用于数字输出电源 DRVDD。对于 AVDD 和 DRVDD, 应使用多个不同的去耦电容以屏蔽高频和低频噪声。去耦电容应放置在接近器件引脚的位置, 并尽可能缩短走线长度。SC1243 仅需要一个 PCB 接地层。对 PCB 模拟、数字和时钟模块进行合理的去耦和巧妙的分隔, 可以轻松获得最佳的性能。

裸露焊盘散热块建议

为获得最佳的电气性能和热性能, 必须将 ADC 底部的裸露焊盘连接至模拟地 AGND。PCB 上裸露的连续铜平面应与 SC1243 的裸露焊盘匹配。铜平面上应有多个通孔, 以便获得尽可能低的热阻路径以通过 PCB 底部进行散热。应当填充或堵塞这些通孔, 防止通孔渗锡而影响连接性能。为了最大化地实现 ADC 与 PCB 之间的覆盖与连接, 应在 PCB 上覆盖一个丝印层, 以便将 PCB 上的连续平面划分为多个均等的部分。这样, 在回流焊过程中, 可在 ADC 与 PCB 之间提供多个连接点。而一个连续的、无分割的平面则仅可保证在 ADC 与 PCB 之间有一个连接点。

VCM

VCM 引脚应通过一个 0.1uF 电容去耦至地。

RBIAS

SC1243 需要将一个 $10\text{ k}\Omega$ 电阻置于 RBIAS 引脚与地之间。该电阻用来设置 ADC 内核的主基准电流, 该电阻精度至少为 1%。

基准电压源去耦

VREF 引脚应通过外部一个低 ESR 0.1uF 陶瓷电容和一个低 ESR 1.0uF 电容的并联去耦至地。

SPI 端口

当需要转换器充分发挥其全动态性能时, 应禁用 SPI 端口。通常 SCLK 信号、CSB 信号和 SDIO 信号与 ADC 时钟是异步的, 因此, 这些信号中的噪声会降低转换器性能。如果其它器件使用板上 SPI 总线, 则可能需要在该总线与 SC1243 之间连接缓冲器, 以防止这些信号在关键的采样周期内, 在转换器的输入端发生变化。

数据输出

如有数据输出延时固定需求, 则有上电时序要求 (需先上 DRVDD 的电间隔 ms 级延时之后再给 AVDD 上电)。若需通道间数据同步输出, 则需对数据输出 path 进行复位(即对 0x08 地址写 0x03, 再将 0x08 地址配置为 0x00 即可)。

SC1243

外形尺寸




图 19 64 脚 QFN 封装尺寸图

订购信息

物料编号	温度范围	封装类型	包装形式
SC1243GDLUMY-20	-40 ~ 85°C	QFN-64	Tape & Reel
SC1243GDLUMY-40	-40 ~ 85°C	QFN-64	Tape & Reel

根据客户需求可以定制封装

声明

上述资料仅供参考使用，用于协助芯炽客户进行设计与研发。芯炽有权在不事先通知的情况下，保留因技术革新而改变上述资料的权利。